Показати скорочений опис матеріалу
dc.contributor.author | Роговенко, А. І.![]() |
|
dc.date.accessioned | 2021-05-04T10:09:27Z | |
dc.date.available | 2021-05-04T10:09:27Z | |
dc.date.issued | 2020 | |
dc.identifier.uri | http://ir.stu.cn.ua/123456789/22059 | |
dc.description | Роговенко А. Дослідження обчислювачів прискореного обчислення даних збільшеної розрядності на основі одновимірного каскаду конструктивних модулів / А. Роговенко // Технічні науки та технології. - 2020. - № 4(22). - С.109-117. | en_US |
dc.description.abstract | Метою роботи є опис та дослідження обчислювачів складних операцій за модулем над даними збільшеної розрядності в базисі ПЛІС. | en_US |
dc.language.iso | uk | en_US |
dc.publisher | НУ «Чернігівська політехніка» | en_US |
dc.relation.ispartofseries | Технічні науки та технології;№ 4(22) | |
dc.subject | одновимірний каскад конструктивних модулів | en_US |
dc.subject | ПЛІС | en_US |
dc.subject | арифметичні операції за модулем | en_US |
dc.subject | VHDL | en_US |
dc.subject | функціональний опис | en_US |
dc.subject | багаторозрядні дані | en_US |
dc.subject | комбінаційна логіка | en_US |
dc.subject | one-dimensional cascade of structural modules | en_US |
dc.subject | FPGA | en_US |
dc.subject | arithmetic operations modulo | en_US |
dc.subject | VHDL | en_US |
dc.subject | functional description | en_US |
dc.subject | multi-bit data | en_US |
dc.subject | combinational logic | en_US |
dc.title | Дослідження обчислювачів прискореного обчислення даних збільшеної розрядності на основі одновимірного каскаду конструктивних модулів | en_US |
dc.title.alternative | Research of computers for accelerated calculation of high bit depth data based on a one-dimensional cascade of constructive modules | en_US |
dc.type | Article | en_US |
dc.description.abstractalt1 | The aim of the work is to describe and study computers of complex operations on the module on the data of the increased bit size in the basis of FPGA. | en_US |